コンテンツへ移動する

あなでじロジック

FPGAと基板の設計とetc.

メニュー
  • ホーム
  • 太陽光発電

タグ:class

投稿日:2016年5月20日2016年6月4日SystemVerilog

SystemVerilogのclassでパラメータを使う

投稿者 あなでじSystemVerilogのclassでパラメータを使うにコメント

継承したクラスからベースクラスへパラメータを渡す。 classの最初で受け渡してやればOK。 superクラスのvirtual interfaceのbit幅のパラメータってどうやって設定するんだろう。。。 ってなったのが…

続きを読む

Recent Posts

  • Windows の Neovim-qt で coc.vim を使用したときにフローティングウインドウが重なってしまう
  • Windows の Neovim に colorscheme を適用する
  • Windows PC の Xamarin で Android と iOS のアプリ作成に挑戦した話
  • windows の ctags と taglist.vim を systemverilog に対応させる
  • windows10 の Gvim で ctags を導入しタグジャンプを使ってみる

Search

Archives

  • 2021年1月
  • 2016年10月
  • 2016年9月
  • 2016年8月
  • 2016年7月
  • 2016年6月
  • 2016年5月
  • 2016年4月
Amphibious Theme by TemplatePocket ⋅ Powered by WordPress